2023年から光接続の導入検討
進化の過程における大きな技術的変更点は、PCIe 5.0までのNRZ（Non ReturnZero）方式に代わり、PCIe 6.0で4値信号のPAM4方式※2を採用したことだ。
※2 NRZ方式とPAM4方式1つのシンボルで1ビットの情報を伝える。対してPAM4は1シンボル当たり2ビットの情報を伝達できる
PAM4は1レーン当たりの伝送容量を拡大する手法として、光通信で活用されている技術である。2値信号のNRZ方式の限界を超えるPAM4方式の採用と同時に、FEC（前方誤り訂正）も導入されている。
このPCIe 6.0の策定時点ですでに光接続の導入が想定されていた。PCI-SIGは2023年に、Optical Working Group（OWG）を設置。「光化によってPCIeの性能向上、消費電力削減、長距離伝送化、そしてメンテナンス削減を実現することを目的に活動が始まった」とアンリツ 通信計測カンパニー サービスインフラストラクチャーソリューション事業部 ソリューションマーケティング部 課長補佐の和田健氏は話す。特にデータセンターにおける低消費電力化のニーズは強く、「電気信号の使用による消費電力の増大は、DC拡大の最大のボトルネック。PCIe光化はその解決策になる」（同氏）。
アンリツ 通信計測カンパニー サービスインフラストラクチャーソリューション事業部 ソリューションマーケティング部 課長 大日向哲郎氏（右）、課長補佐 和田健氏（左）
先述の通り、光接続の仕様であるOAR-ECNはPCIe 6.0をバージョンアップしたPCIe 6.4に追加され、これに対応するサーバーは光接続が可能になる。また、「PCIe 7.0は最初から光接続を前提に規格策定が進められた」（赤星氏）。
光版PCIeの2つのポイント
PCIeの光接続とは、具体的にどんな技術なのか。
特徴の1つが、低遅延だ。「イーサネットが100ナノ秒（ns）程度の遅延を許容するのに対して、PCIeは10ns程度しか許容しない」（赤星氏）。この超低遅延を実現するためにPCIeは独自のプロトコルを策定しているが、光接続でもこの点は妥協していない。
PCIe 6.0ではPAM4方式とともに、データ送信時に誤り訂正用の符号を予め付加して受信側がエラーを検出・訂正するFECを採用した。同時に、遅延時間をイーサネットの10分の1レベルに抑えるため、データをより小さな固定長パケットに分割してやり取りする「FLIT（Flow control unit）」を導入している（図表2）。
図表2 イーサネットとPCIeの遅延時間の比較
もう1つの注目点が、フォームファクターだ。
イーサネット等の光伝送には、スイッチ／ルーターに挿入する光トランシーバーモジュールが多く使われているほか、最近では、CPUやASICの半導体チップと光通信用の光学部品を同一パッケージに統合するCPO（Co-packaged Optics）や、ASIC等の近傍に光学部品を配置して電気信号の区間をなるべく短くするNPO（Near Package Optics）などの技術が登場してきている。
OWGでは「これら既存のフォームファクターをそのまま流用する」（赤星氏）方向で議論が進行。物理層については、PCIe規格として特に定義せず「自由に開発できるようにしている」という。例えば、プラガブル光トランシーバーメーカーが既存製品をベースに、イーサネットではなくPCIeプロトコルを適用して光トランシーバーを開発することができる。
